SMT-Herstellbarkeits-Designrichtlinien

Designrichtlinien für die SMT-Herstellbarkeit

Designstrategie

Alle Leiterplatten werden gemäß den folgenden Präferenzrichtlinien für die Auswahl der Komponenten, die Platzierung und die Leiterbahngröße entworfen. Diese Strategie zielt darauf ab, die Design- und Fertigungskapazitäten von ANS maximal zu nutzen und die gesamten Herstellungskosten zu minimieren:

Vollständiges SMT. Nur Komponentenseite

Vollständiges SMT. sowohl auf der Komponenten- als auch auf der Lötseite

Gemischtes SMT. und pth. Nur auf der Komponentenseite

gemischt smt. und pth. mit aktiven SMDs auf der Bauteilseite und passiven Bauteilen auf der Lötseite

Richtlinien zur physischen Weiterleitung

2.1 Signalgleise

8-mil-Schienen mit 8-mil-Mindestabstand werden dort eingesetzt, wo höhere Dichteanforderungen erforderlich sind. Wo es aufgrund der Dichteanforderungen erforderlich ist, ist es möglich, 6-mil-Schienen mit einem Mindestabstand von 6-mil zu verwenden. Dies wird nach Möglichkeit vermieden und nicht ohne Genehmigung des Physical Design Management durchgeführt. Die Basiskupferfolie für Platinen, die mit 8-mil- oder 6-mil-Leiterbahnen versehen sind, beträgt typischerweise ½ Unze und wird im Allgemeinen bis zu einem Endgewicht von 1 Unze plattiert. Es wird weiterhin erforderlich sein, für eine bestimmte PBA die größtmögliche Spur und den größtmöglichen Abstand zu verwenden, beginnend bei 0,025 Zoll/0,025 Zoll und weiter nach unten.

2.2 Stromschienen

Stromversorgungs- und Erdungsverteilerbusse (sofern sie keine durchgezogenen oder schraffierten Ebenen sind) müssen möglicherweise auf dichten PBAs gegenüber dem derzeitigen Standard von mindestens 0,025 Zoll schrumpfen. Wenn es der Platz zulässt, wird die schwerere Schiene verwendet. Wenn 0,025-Zoll-Leiterbahnen für die Hauptverteilungspfade verwendet werden, muss eine kleinere Leiterbahn (0,015 Zoll bis 0,025 Zoll) zum Anschluss an SMT-Komponentenpads verwendet werden.

2.3 Mindestabstände der Komponenten

Siehe Abbildungen 4A und 4B für die Abstände zwischen Komponenten für primärseitige Anordnungen.

Siehe Abbildung 5 für die Abstände von Bauteil zu Bauteil für sekundärseitige Bauteile, die wellengelötet werden.

Siehe Abbildung 6 für den Abstand zwischen SMT-Komponenten und automatischen Einfügungswerkzeugen.

Wenn Komponenten auf der Sekundärseite der Leiterplatte platziert werden, sollten nur Komponenten mit niedrigem Profil verwendet werden. Wenn die Komponenten eine Höhe von 0,215 Zoll überschreiten, muss die Prüfkonstruktion informiert werden.

Die Leiterbahnen der äußeren Schicht müssen mindestens 0,125 Zoll vom Kartenrand entfernt sein.

HERSTELLBARKEITSRICHTLINIEN FÜR SMT-LAYOUTS

3.1 Leiterabstände

Regeln für akzeptable Layoutpraktiken für SMT-Geräte sind in den Abbildungen 7A und 7B dargestellt. Inakzeptable Praktiken sind in den Abbildungen 8A und 8B dargestellt. Die maximale Leiterbreite beim Eintritt in eine Anschlussfläche für ein SMT-Teil beträgt 0,025 Zoll, wobei maximal zwei 0,025-Zoll-Leiterbahnen in eine bestimmte Anschlussfläche eintreten (an gegenüberliegenden Enden).

Der minimal zulässige Abstand zwischen einem SMT-Lötpad und einem Tented Via beträgt 0,010 Zoll. Wenn die Durchkontaktierung nicht abgeschirmt ist, beträgt der Mindestabstand 0,020 Zoll.

Auf der Sekundärseite der Leiterplatte beträgt der zulässige Mindestabstand zwischen freiliegenden Leitern 0,030 Zoll. (Leiter werden als Leiterbahnen, Durchkontaktierungen, Testpads und Lötpads definiert.)

3.2 PCB-Aufbau

Minimieren Sie die Anzahl der Schichten.

Eine symmetrische Konstruktion von SMT-Platinen ist erforderlich, um die Möglichkeit einer Biegung und Verdrehung sowohl der blanken als auch der bestückten Platinen zu minimieren. Dies ist besonders wichtig für mehrschichtige PBAs. Vier Eigenschaften tragen zur Symmetrie eines Boards bei:

Die Platine muss eine gerade Anzahl leitfähiger Schichten haben, z. 2, 4, 6 usw.

Jede Schicht eines leitfähigen Schichtpaars muss den gleichen Abstand von der natürlichen Achse (Mitte der typischen Plattendicke von 0,062 Zoll) haben und auf jeder Schicht müssen ungefähr gleiche Kupfermengen vorhanden sein. Außerdem muss der Großteil der Leiterbahnen auf jeder Schicht eines Paares orthogonal zur anderen Schicht verlaufen.

Alle dielektrischen Schichten, die im gleichen Abstand von der Neutralachse angeordnet sind, müssen die gleiche Dicke haben.

Layouten Sie die Komponenten so, dass eine gleichmäßige Lochdichte über die gesamte Oberfläche der Platine erhalten bleibt, um Verformungen zu minimieren.

Um die Rüstzeiten für Herstellungsprozesse zu minimieren, wird die Standardplattengröße verwendet. Die Standard-Panelgröße kann je nach Kartengröße eine oder mehrere Leiterplatten enthalten. Die einzelnen Leiterplatten werden nach allen Montagevorgängen vom Panel abgetrennt. Abbildung 9 zeigt die Standardplattenabmessungen.

Breakaway-Option – Da Leiterplatten in mehreren Panels zusammengebaut werden, müssen die einzelnen Karten aus dem Panel entfernt werden. Die typische Methode zum Entfernen einzelner Karten besteht darin, sie von der Platte abzuschneiden. Gegebenenfalls sollten Abreißvorrichtungen verwendet werden, um die Anforderungen an die Materialhandhabung während der Montage zu verringern. Die Abbildungen 10A und 10B zeigen zwei Abreißoptionen zur Auswahl.

Es ist eine fotobebilderbare Lötmaske mit einer maximalen Dicke von 0,003 Zoll erforderlich.

Für eine Low-Tech-Karte mit geringer Dichte ist eine Standard-Epoxidmaske akzeptabel.

Die Toleranz der Werkzeuglochdurchmesser beträgt –0,000 + 0,002 Zoll.

Es muss eine Lötmaske über blankem Kupfer verwendet werden.

Die Mindestdicke der Lotplattierung (oder Nivellierung) über Kupfer beträgt 0,0003 Zoll, maximal 0,001 Zoll.

Innerhalb von 0,040 Zoll von einer Referenzmarkierung ist keine Lötmaske zulässig.

Auf SMT-Pads ist kein Lötstopplack zulässig.

Anforderungen an den Siebdruck

Auf SMT-Pads oder Durchgangsloch-Pads ist kein Siebdruckmaterial zulässig.

Alle polarisierten Geräte müssen über eine Polaritätsanzeige verfügen, die außerhalb der Komponentenfläche aufgedruckt ist.

Siebdruck-Referenz-Locators außerhalb des Komponenten-Footprints. (Wenn der Platz eine Einschränkung darstellt, müssen stark polarisierte Komponenten Vorrang haben.)

Siebdruck-Referenz-Locator und alle anderen Markierungen, sodass sie von einer Platinenausrichtung aus gelesen werden können. (Maximal zwei Ausrichtungen)

3.3 Abstand zum Kartenrand

Um die UL-Anforderungen zu erfüllen, beträgt der absolute Mindestabstand zum Kartenrand für jeden Leiter 0,060 Zoll. Dies muss alle möglichen Toleranzen beim Fräsen oder Abscheren der Platine von einer Platte einschließen. Aus Montagegründen ist auf der Primär- und Sekundärseite der Leiterplatte ein Mindestrandabstand von 0,150 bis 0,200 Zoll erforderlich.

Interne Spuren und Ebenen dürfen nicht näher als 0,050 Zoll an der Kartenkante liegen.

3.4 Platzierung polarisierter Komponenten
Es wird bevorzugt, dass alle polarisierten Komponenten in der gleichen Ausrichtung auf der Leiterplatte platziert werden.

3.5 Richtlinien für das Wellenlöten-Layout
Wenn diskrete Komponenten (oder aktive Komponenten) mithilfe des Wellenlötprozesses an der Sekundärseite der Leiterplatte befestigt werden müssen, gelten besondere Layoutregeln:

Ordnen Sie die Komponenten so an, dass ihre Anschlüsse wie in Abbildung 11 dargestellt ausgerichtet sind.

Layouten Sie die Komponenten mit akzeptablen Abständen zwischen den Komponenten, wie in Abbildung 5 dargestellt. Durch die richtigen Abstände wird sichergestellt, dass die Komponenten beim Wellenlöten ordnungsgemäß verlötet werden.

Vermeiden Sie versetzte Komponenten, wie in Abbildung 12A und 12B dargestellt. Durch die Staffelung entsteht eine Schattenbildung, die zu Öffnungen und akzeptablen Abständen zwischen Komponenten führt, wie in den Abbildungen 12A und 12B dargestellt.

Platzieren Sie blanke Leiterbahnen (Leiterbahnen, die nicht mit einer Lötmaske abgedeckt sind) nicht näher als 0,030 Zoll an den SMT-Pads auf der Sekundärseite. Bei Verstößen gegen diese Regel kann es beim Wellenlöten zu Kurzschlüssen (Brückenbildung) kommen.

Die maximale Leiterbahnbreite, die zu SMT-Pads führt, kann 0,025 Zoll betragen. Dadurch werden Wärmeableitungseffekte vermieden.

Vermeiden Sie es, Komponenten in Bereichen mit starker Wärmeableitung zu platzieren. Zum Beispiel unter großen Bauteilen oder bei Anschluss an eine Masseebene.

3.6 Überlegungen und Einschränkungen für Via-Löcher

VIAs, die in SMT- und FINELINE-Designs verwendet werden, verwenden Löcher mit einem Enddurchmesser von 0,015 Zoll in einem Pad mit einem Mindestdurchmesser von 0,032 Zoll. Alle Durchkontaktierungen werden auf beiden Seiten der Platine „gezeltet“ (mit einer Lötmaske abgedeckt), um Lötprobleme zu minimieren und eine gute Vakuumdichtung am In-Circuit-Tester sicherzustellen.

Gezeltete VIAS können unter Komponenten platziert werden.

In Situationen, in denen die VIAS nicht mit einer Lötmaske geschützt sind, gilt: „PLATZIEREN SIE VIAS NICHT UNTER KOMPONENTEN MIT NIEDRIGEM PROFIL.“ Low-Profile-Komponenten sind als Komponenten definiert, deren Körper weniger als 0,012 Zoll über der Kartenoberfläche liegen. Die meisten diskreten Widerstände und Kondensatoren fallen in die Low-Profile-Kategorie.

Durchgangs-VIAS sind der bevorzugte Typ, aber aus Platzgründen können bei Bedarf auch Blind-VIAS oder vergrabene VIAS verwendet werden. Blinde und vergrabene VIAS sollten nach Möglichkeit vermieden werden!

Nicht befestigte VIAS müssen mindestens 0,020 Zoll von den SMT-Pads entfernt sein (siehe Abbildung 7B). Wenn die VIAS gezeltet sind, müssen die VIAS mindestens 0,010 Zoll von den jeweiligen SMT-Pads entfernt sein.

3.7 Anforderungen an Werkzeuglöcher
Werkzeuglöcher sind für automatische Montageprozesse erforderlich. Der Standard-Werkzeuglochdurchmesser beträgt 0,127+0,002/-0,000 Zoll Durchmesser. PWBs werden normalerweise in Standardplattenform zusammengebaut, wie in Abbildung 9 dargestellt.
Alle Löcher für die Montagewerkzeuge müssen unbeschichtet sein.

Unplattierte Werkzeuglöcher müssen auf jeder einzelnen Leiterplatte in diagonalen Ecken angebracht werden

Der Standard-Werkzeuglochdurchmesser beträgt 0,127 Zoll (der Durchmesser darf nicht weniger als 0,090 Zoll betragen).

Leiterbahnen dürfen nicht näher als 0,050 Zoll von den Werkzeuglöchern auf der Primär- und Sekundärseite der Leiterplatte entfernt sein. Die Spuren dürfen nicht näher als 0,025 Zoll von den Werkzeuglöchern auf den Innenlagen entfernt sein. Komponenten dürfen nicht näher als 0,125 Zoll von den Werkzeuglöchern entfernt sein.

3.8 Anforderungen an die Referenzmarke

Für die automatische Platzierung von oberflächenmontierten Bauteilen (SMDs) sind Passermarken erforderlich. Mithilfe der Referenzmarken kann die Bestückungsausrüstung das Druckmuster auf der Leiterplatte optisch erkennen. Die Maßanforderungen für Referenzmarken sind in Abbildung 13 dargestellt.

Die Passermarken sollten sich in drei Ecken der einzelnen Leiterplatten befinden, wie in Abbildung 14 dargestellt. Zwei Passermarken sollten sich auch um große SMT-Geräte (größer als 68-Pin) oder Geräte mit feinem Rastermaß befinden.

3.9 Design für thermischen Ausgleich

Wenn auf einem einzigen Layout dicht besiedelte und nicht dicht besiedelte Bereiche vorhanden sind, kann es während des Reflow-Prozesses zu thermischen Unstimmigkeiten kommen. Dies bedeutet, dass Komponenten in einem Bereich der Karte möglicherweise zu heiß werden, während die anderen Bereiche kalte Lötstellen aufweisen.

PLCCs verursachen aufgrund ihrer Größe normalerweise eine thermische Fehlanpassung. Es gelten folgende Regeln:

Wenn PLCCs in 9 Quadratzoll auf den Platinen mehr als das Fünffache der Masse in allen anderen 9 Quadratzoll auf der Platine ergeben, sollten die PLCCs in diesem Bereich mindestens 0,350 Zoll voneinander entfernt sein.

Verteilen Sie die Fläche der Masseflächen möglichst gleichmäßig.

Vermeiden Sie große Hohlräume in den Strom- und Masseebenen, um Verzerrungen und Signalrauschen zu minimieren.

Strom- und Masseebenen sollten auf symmetrischen Schichten liegen, um Verformungen zu minimieren. Sie müssen außerdem den gleichen Abstand von der Mitte haben.

Ein SMT-Pad darf nicht Teil der Masseebene sein. SMT-Pads müssen mindestens 0,030 Zoll von der Masse der Grundplatte entfernt sein.

3.10 Totraum

Für die Fertigung ist Totraum erforderlich, da die Förderbänder während des Fertigungsprozesses zum Transport der Platinen an ihren Kanten und zum Anbringen von Prüfvorrichtungen verwendet werden. Abbildung 15 zeigt den Totraumbedarf.

Alternativen zum Totraum auf einzelnen Leiterplatten sind die Verwendung von Panels oder Breakouts. Zur Handhabung der Platine während der Herstellung können Abreißsicherungen verwendet werden, die nach dem Test entfernt werden können.

3.11 Komponenten unter Komponenten
Die Platzierung von Low-Profile-Komponenten unter anderen Komponenten auf derselben Seite der Leiterplatte sollte vermieden werden. Komponenten unter Komponenten sind sehr schwer zu überprüfen, Fehler zu beheben oder zu reparieren.

3.12 Standardlochgrößen
Verwenden Sie möglichst wenige Lochgrößen (8 oder weniger).

3.13 Laufwege verfolgen
Nehmen Sie die kürzeste Übungsdistanz zwischen zwei Punkten. Halten Sie Leiterbahnen so weit wie möglich von freiliegenden Leitern entfernt. Wenn die Lötmaske schlecht ausgerichtet oder beschädigt ist, kann es zu Kurzschlüssen kommen, wenn die Schaltkreise zu dicht sind. Siehe Abbildung 3.

Testbarkeitsrichtlinie für SMT-Layouts

Die folgenden Richtlinien werden vorgestellt, um die Testbarkeits-Layoutregeln für Leiterplatten zusammenzufassen, die einen In-Circuit-Test verwenden.

Testpads

Es sollte ein 0,032 Zoll dickes, massives, quadratisches Testpad verwendet werden.

Stellen Sie mindestens ein Testpad für jeden angegebenen elektrischen Knoten bereit, wenn dieser nicht über einen durchkontaktierten Stift zugänglich ist.

Testpads sollten im Abstand von 0,100 Zoll angeordnet werden (0,050 Zoll sind als letztes Mittel akzeptabel und müssen von der Testdesign-Technik genehmigt werden).

Stellen Sie sicher, dass alle Testpunkte auf der Lötseite angeordnet sind, sofern die Testdesigntechnik nichts anderes vorgibt.

Pro Quadratzoll sind nicht mehr als 40 Testfelder zulässig.

Alle Testpads müssen mit Lot beschichtet sein, um einen guten elektrischen Kontakt während der Prüfung zu gewährleisten. Tragen Sie keine Lötmaske auf den Testkontaktstellen auf.

Stellen Sie für jede Spannung und Masse mindestens ein Testpad für jeden ½ Ampere Strom (im schlimmsten Fall) bereit, der zum Einschalten der Leiterplatte erforderlich ist. Es sind mindestens zwei Testpads für jede Spannung und Masse erforderlich. (Informationen bereitgestellt von Test Design Engineering.)

Testpads sollten in den endgültigen PPR- und DEM-Schaltplänen angegeben werden.

Testpads werden in den PBA-Design- und Schaltplanerfassungstools als intelligente Teile dargestellt.

Andere

Verwenden Sie Pull-Up- oder Pull-Down-Widerstände an den Eingangsleitungen.

Verbinden Sie nicht verwendete Gates und Steuerleitungen über einen Widerstand mit VCC oder Masse.

Unterbrechen Sie Jumper, um empfindliche Testbereiche und Oszillatoren zu isolieren.

Sondenkontakt auf ungenutzten Steuerleitungen und Gate-Ausgang.

Beidseitiger Sondenkontakt bei nicht genutzten Wechselrichtern.

PCB-MARKIERUNGEN

Alle PWBs mit SMT-Komponenten erfordern die folgenden Markierungen. Die Texthöhe muss mindestens 0,050 Zoll betragen.

Der Firmenname (mindestens 0,100 Zoll)

Teilenummer (mindestens 0,080 Zoll)

Revisionsnummer (mindestens 0,080 Zoll)

Referenzbezeichner (mindestens 0,050 Zoll)

Die Nummer der Leiterplattenbohrung ist in Kupfer auf der Lötseite der Leiterplatte eingeätzt.

Wenn die PBA die Verwendung von Markierungen durch den Kunden vorschreibt (Optionsblöcke, Schalter, LEDs usw.), müssen diese Markierungen auf der Platine aufgedruckt oder geätzt werden. Mindestens 0,060 Zoll Text.

Zwischen SMT-Pads und Siebdruckmarkierungen ist ein Mindestabstand von 0,020 Zoll erforderlich.

Die verwendete Tinte darf sich unter Einwirkung von IR-Reflow, Dampfphasen-Reflow, Freon-Reinigung oder Wellenlöten nicht verschlechtern oder Verunreinigungen auf die SMT- oder Durchgangsloch-Pads ausbluten lassen.

DOKUMENTATIONSANFORDERUNGEN

PBA-Anforderungen – Dokumentation im elektronischen Format, Gerber-Dateien – Bohr- oder Fertigungszeichnungsschema
im 274X-Format, XY-Bohrplan, Montagezeichnung auf der Primärseite, Montagezeichnung auf der Sekundärseite, Siebdruckzeichnung, Stückliste, SMT- Primärseite , SMT -Sekundärseitenplatine , Bohrplatine, leere Bohrplanspezifikationen und Schichtkonfigurationsdaten Zusätzliche mechanische Detailzeichnung, Bildschirm einfügen, Details der Primärseite, Details der Sekundärseite (falls erforderlich). Verschiedene Tests, Leistung und technische Spezifikationen




















Mechanische Details (Frontplatten, Abdeckungen usw.)
Prozessspezifikationen

Fertigungsdaten,
Test-
und Testbohrdateien,
Fertigungs
-XY-Koordinaten aller Komponenten,
elektronische Stückliste (Excel, CSV oder TXT),
herkömmliche Komponenten, automatisches Einfügen,
automatische Inspektionsdaten,
Testknotendaten

BIBLIOTHEKS-PAD-GEOMETRIEN

Die Abmessungen der SMT-Geräteform basieren auf IPC-SM-782. Die definierten Pad-Geometrien müssen in die CAD-Formbibliotheken übernommen werden.

Wenn die Geometrien aktualisiert werden, um die Herstellbarkeit zu verbessern, muss die CAD-Datenbasis aktualisiert werden. Wenn alte Designs aktualisiert werden, sollten die aktualisierten Pad-Geometrien übernommen werden. ENs und ECOs müssen angeben, welche Pad-Geometrien geändert werden sollen.

DESIGN-RICHTLINIEN ÄNDERUNGSVERFAHREN

Wenn neue Informationen verfügbar werden oder sich aufgrund der Erfahrung neue Anforderungen ergeben, sollte das folgende Verfahren befolgt werden, um sicherzustellen, dass die Informationen in den offiziellen SMT-Designrichtlinien dokumentiert werden.

Senden Sie das beigefügte „DESIGN GUIDELINES REVISION REQUEST FORM“ an den AME-Manager. Fügen Sie dem Änderungsantragsformular eine Zusammenfassung der vorgeschlagenen Änderung oder Ergänzung bei.

Die AME-Gruppe wird den Antrag prüfen und ein Treffen zur Überprüfung der Designrichtlinien einberufen. Die vorgeschlagene Änderung wird besprochen und bei Genehmigung werden die entsprechenden Genehmigungen eingeholt (siehe Formular für den Änderungsantrag).

Die Designrichtlinien werden in der ersten Woche jedes Quartals aktualisiert. Überarbeitungen werden als vorläufige Richtlinien herausgegeben, bis sie in die offiziellen Richtlinien übernommen werden.

Das beigefügte „Revisionsprotokoll“ muss ausgefüllt werden, um jede Revision widerzuspiegeln.

Abbildung 4A

Primärseitenlayout

Abbildung 4B

Primärseitenlayout

Abbildung 5

Sekundärseitenlayout

Hinweis: Alle Abmessungen in mil/0,001 Zoll (von Pad zu Pad angezeigt)

ABBILDUNG 5 (Fortsetzung)

Sekundärseitenlayout

FÜR ALLE ANDEREN FÄLLE:

Hinweis: Alle Abmessungen in mil/0,001 Zoll (von Pad zu Pad angezeigt)

Abbildung 6

Clinch-Werkzeug zum SMT-Abstand (Unterseite)

Abbildung 7A

Akzeptables Layout

Abbildung 7B

Akzeptables Layout

Abbildung 8A

Inakzeptables Layout

Abbildung 8B

Inakzeptables Layout

Abbildung 9

Abbildung 10A

Abbildung 10B

Abbildung 11

Sekundärseitenlayout
(WENN MÖGLICH VERMEIDEN)

Abbildung 12A

Vermeiden Sie versetzte wellengelötete benachbarte Chipkomponenten

Abbildung 12B

Sekundärseitenlayout

** Vermeiden Sie beim Wellenlöten eine Staffelung oder Anordnung ungewöhnlicher Gehäusetypen hintereinander.

** Bei Mischtechnik-Designs sollte der Einsatz von Sots, Tantal-Kondensatoren und SOICs auf der Sekundärseite vermieden werden.

Abbildung 13

Referenzblock

Abbildung 14

Abbildung 15